VAIRODECURRICULUM전자·임베디드 서가
디지털 논리·RTL·FPGA 교재 표지
카탈로그
v1.2.0
교재 기준
Planning 1.4 + Catalog 1.2
기획 점검일
2026.07.27
Electronics · Embedded · Robotics SchoolECE-01

디지털 논리·RTL·FPGA

spec·RTL·testbench·assertion·synthesis·timing·on-chip debug를 연결합니다.

미리보기 가능콘텐츠 검토 중심화
예상 학습 시간
90~140시간
전체 구성
9개 모듈
연결된 학습 경로
2개
첫 모듈 미리보기전체 목차 보기
01

과정 개요

끝까지 배우면 할 수 있는 일

FPGA on-chip debug의 원리와 작업 절차를 설명하고 실행 또는 측정 증거로 검증한다.

  1. Boolean과 조합논리의 원리와 작업 절차를 설명하고 실행 또는 측정 증거로 검증한다.
  2. 순차논리의 원리와 작업 절차를 설명하고 실행 또는 측정 증거로 검증한다.
  3. FSM의 원리와 작업 절차를 설명하고 실행 또는 측정 증거로 검증한다.
  4. HDL의 원리와 작업 절차를 설명하고 실행 또는 측정 증거로 검증한다.
02

학습 순서

연결된 경로에서의 위치

연결 경로FPGA · RTL Engineer8개 과정

spec부터 RTL·verification·timing·on-board trace까지 검증한다.

  1. FND-03컴퓨터 시스템미리보기 가능
  2. FND-04수학·통계미리보기 가능
  3. FND-05Git·GitHub미리보기 가능
  4. FND-07공학 수학·물리미리보기 가능
  5. PRG-02C미리보기 가능
  6. PRG-05C++미리보기 가능
  7. ECE-01RTL·FPGA현재 과정
  8. ECE-05HW 검증미리보기 가능
경로 최종 프로젝트spec·RTL·coverage·timing·trace가 연결된 FPGA system
연결 경로Signal · DSP · RF Engineer5개 과정

신호·주파수·변조·RF chain을 구현과 측정으로 검증한다.

  1. FND-04수학·통계미리보기 가능
  2. FND-07공학 수학·물리미리보기 가능
  3. PRG-01Python미리보기 가능
  4. ECE-04DSP·RF미리보기 가능
  5. ECE-01RTL·FPGA현재 과정
경로 최종 프로젝트spectrum·filter·modulation·error·resource를 검증한 signal system
03

전체 목차

9개 모듈 개요

현재는 모듈별 목표와 체험 흐름을 공개한 검토판입니다. 전문 해설, 실습, 평가와 제출 기준은 정식 출간 과정에서 확정됩니다.

  1. 01ECE-01-M01

    첫 모듈

    Boolean과 조합논리

    검토판 미리보기

    Boolean과 조합논리의 원리와 작업 절차를 설명하고 실행 또는 측정 증거로 검증한다.

    모듈별 시간은 출간 시 확정체험 흐름 예시
    1. 1개념
    2. 2실습
    3. 3평가
    4. 4증거
    첫 모듈 체험
  2. 02ECE-01-M02

    모듈 2

    순차논리

    검토판 미리보기

    순차논리의 원리와 작업 절차를 설명하고 실행 또는 측정 증거로 검증한다.

    모듈별 시간은 출간 시 확정체험 흐름 예시
    1. 1개념
    2. 2실습
    3. 3평가
    4. 4증거
    체험 흐름 보기
  3. 03ECE-01-M03

    모듈 3

    FSM

    검토판 미리보기

    FSM의 원리와 작업 절차를 설명하고 실행 또는 측정 증거로 검증한다.

    모듈별 시간은 출간 시 확정체험 흐름 예시
    1. 1개념
    2. 2실습
    3. 3평가
    4. 4증거
    체험 흐름 보기
  4. 04ECE-01-M04

    모듈 4

    HDL

    검토판 미리보기

    HDL의 원리와 작업 절차를 설명하고 실행 또는 측정 증거로 검증한다.

    모듈별 시간은 출간 시 확정체험 흐름 예시
    1. 1개념
    2. 2실습
    3. 3평가
    4. 4증거
    체험 흐름 보기
  5. 05ECE-01-M05

    모듈 5

    testbench와 assertion

    검토판 미리보기

    testbench와 assertion의 원리와 작업 절차를 설명하고 실행 또는 측정 증거로 검증한다.

    모듈별 시간은 출간 시 확정체험 흐름 예시
    1. 1개념
    2. 2실습
    3. 3평가
    4. 4증거
    체험 흐름 보기
  6. 06ECE-01-M06

    모듈 6

    synthesis

    검토판 미리보기

    synthesis의 원리와 작업 절차를 설명하고 실행 또는 측정 증거로 검증한다.

    모듈별 시간은 출간 시 확정체험 흐름 예시
    1. 1개념
    2. 2실습
    3. 3평가
    4. 4증거
    체험 흐름 보기
  7. 07ECE-01-M07

    모듈 7

    timing과 CDC

    검토판 미리보기

    timing과 CDC의 원리와 작업 절차를 설명하고 실행 또는 측정 증거로 검증한다.

    모듈별 시간은 출간 시 확정체험 흐름 예시
    1. 1개념
    2. 2실습
    3. 3평가
    4. 4증거
    체험 흐름 보기
  8. 08ECE-01-M08

    모듈 8

    AXI와 memory interface

    검토판 미리보기

    AXI와 memory interface의 원리와 작업 절차를 설명하고 실행 또는 측정 증거로 검증한다.

    모듈별 시간은 출간 시 확정체험 흐름 예시
    1. 1개념
    2. 2실습
    3. 3평가
    4. 4증거
    체험 흐름 보기
  9. 09ECE-01-M09

    모듈 9

    FPGA on-chip debug

    검토판 미리보기

    FPGA on-chip debug의 원리와 작업 절차를 설명하고 실행 또는 측정 증거로 검증한다.

    모듈별 시간은 출간 시 확정체험 흐름 예시
    1. 1개념
    2. 2실습
    3. 3평가
    4. 4증거
    체험 흐름 보기
04

통과 기준

배운 내용을 결과물로 검증합니다

남겨야 할 학습 증거

  • rtl
  • testbench
  • coverage
  • timing report
  • fpga trace

학습 전 확인

별도의 안전 승인 없이 바로 시작할 수 있습니다.

한눈에 보기역량 지도 펼치기3단계 · 9개 역량
01

기반 이해

핵심 구조와 작업 기준을 먼저 세웁니다.

  1. Boolean과 조합논리Boolean과 조합논리의 원리와 작업 절차를 설명하고 실행 또는 측정 증거로 검증한다.
  2. 순차논리순차논리의 원리와 작업 절차를 설명하고 실행 또는 측정 증거로 검증한다.
  3. FSMFSM의 원리와 작업 절차를 설명하고 실행 또는 측정 증거로 검증한다.
02

핵심 구현

주요 기능을 직접 구현하고 실패 원인을 확인합니다.

  1. HDLHDL의 원리와 작업 절차를 설명하고 실행 또는 측정 증거로 검증한다.
  2. testbench와 assertiontestbench와 assertion의 원리와 작업 절차를 설명하고 실행 또는 측정 증거로 검증한다.
  3. synthesissynthesis의 원리와 작업 절차를 설명하고 실행 또는 측정 증거로 검증한다.
03

통합·검증

운영 조건에서 통합하고 결과를 증거로 남깁니다.

  1. timing과 CDCtiming과 CDC의 원리와 작업 절차를 설명하고 실행 또는 측정 증거로 검증한다.
  2. AXI와 memory interfaceAXI와 memory interface의 원리와 작업 절차를 설명하고 실행 또는 측정 증거로 검증한다.
  3. FPGA on-chip debugFPGA on-chip debug의 원리와 작업 절차를 설명하고 실행 또는 측정 증거로 검증한다.